توضیحات محصول

دانلود مقاله سنتز مدارهای منطقی سه گانه با استفاده از مولتی پلکسرهای ۱:۲

تعداد کلمات فایل انگلیسی:۷۰۰۰ کلمه ۱۳ صفحه pdf

تعداد صفحات فایل ترجمه:۳۸ صفحه word فونت ۱۴ B Nazanin

سنتز مدارهای منطقی سه گانه با استفاده از مولتی پلکسرهای ۱:۲

چکیده: به صورت سنتی الگوریتم های تصمیم گیری باینری مبتنی بر الگوریتم هایی هستند که با استفاده از توابع منطقی باینری سنتز شده، مورد استفاده قرار می گیرند. یک دیاگرام تصمیم گیری باینری می تواند به پیاده سازی مداری منتق پل شود و این امر با جایگزینی هر گره در دیاگرام تصمیم گیری بینری و با مولتی پلکسر های ۱:۲ قابل انجام می باشد. به صورت مشابه می توان یک دیاگرام تصمیم گیری ترنری یا سه گانه را مطرح کرد که در پیاده سازی مداری انتقال داده شده است و از مولتی پلکسر های ۱:۳ استفاده می کند. در این مقاله ما یک تکنیک سنتز جدیدی را ارائه می دهیم که برای پیاده سازی مدارهای منطقی ترنری با استفاده از مولتی پلکس های ۲:۱ کار می کند. به صورت مششابه در این روش شناسی می توانیم به عملکردهای توابع منطقی ترنری اشاره کنیم که در دیاگرام هیا تصمیم گیری باینری و تبدیل آن ها از ترنری به باینری به کار می روند و به همین شکل ارائه شده اند. این روش شناسی پایه و اساس الگوریتم های سنتز شده بوده اند که از توابع ترنری متفاوتی با استفاده از مولتی پلکس های ۱:۲ استفاده می کند. نتایج موجود برای توابع و معیارهای ترنری متفاوت بیانگر نتایج الگوریتم پیشنهادی است که در مدارهایی به دست آمده و متوسط آن ها ۷۹ درصدص و بیشتر ۹۹ درصد است که ترانزیستورهای کمتری در مقایسه با بسیاری از الگوریتم های مبتنی بر مولتی پلکس ۳:۱ اخیر دارند که در این مقاله موجود می باشند. مدارهای سنتز شده با استفاده از ترانزیستور های کربن نانوتیوب اثر میدان پیاده سازی شده و در نرم افزار اچ اسپایس شبیه سازی می گردند.

لغات کلیدی: CNFET، فول ادر، منطق ترنری، توان پایین

Synthesis of Ternary Logic Circuits Using 2:1 Multiplexers

Chetan Vudadha, Ajay Surya, Saurabh Agrawal, and M. B. Srinivas, Member, IEEE

 

Abstract—Traditionally, binary decision diagram (BDD)-based algorithms are used to synthesize binary logic functions. A BDD can be transformed into circuit implementation by replacing each node in the BDD with a 2:1 multiplexer. Similarly, a ternary decision diagram can be transformed into circuit implementation using 3:1 Multiplexers. In this paper, we present a novel synthesis technique to implement ternary logic circuits using 2:1 multiplex­ers. Initially a methodology, which transforms a ternary logic function into a ternary-transformed binary decision diagram, is presented. This methodology is the basis for the synthesis algorithm that is used to synthesize various ternary functions using 2:1 multiplexers. Results for various ternary benchmark functions indicate that the proposed algorithm results in circuits that have, on an average 79%, and up to 99% fewer transistors when compared with the most recent 3:1 multiplexer-based algorithm available in the literature. Synthesized circuits have been implemented using carbon-nanotube field-effect transistors and simulated in HSPICE.

Index Terms—CNFET, full adder, ternary logic, low power

کد:۳-۱۲۹۹۹

دانلود رایگان فایل انگلیسی:

رمز فایل:www.downloadmaghaleh.com

دانلود مقاله سنتز مدارهای منطقی سه گانه با استفاده از مولتی پلکسرهای 1:2

نظری بدهید

17 − چهارده =